Diseño, Simulación e Implementación en FPGA de un Filtro Adaptado con Aplicaciones contra Medidas Electrónicas.

Abstract

Frente la necesidad del grupo de trabajo encargado del Programa de Investigación y Desarrollo para la Defensa (PIDDEF), surge la propuesta de desarrollo e implementación de un algoritmo para el tratamiento de señales en tiempo real con aplicación a la Defensa Electrónica. En los comienzos del trabajo se analizaron teóricamente los algoritmos disponibles para el tratado de señales que cumplan con los requisitos de matched filtering. Para obtener resultados prácticos se realizaron un serie de pruebas y simulaciones en MatLab® que permitieron determinar si el algoritmo en cuestión se adapta a los objetivos del proyecto. Particularmente se realizó el estudio de pre-factibilidad del algoritmo LMS y se analizó las posibilidades reales de ser aplicado a un sistema RADAR. Por otro lado se desarrolló el modelo basado en la teoría del filtro apareado con el cual se obtuvieron mejoras acordes a las metas establecidas en los objetivos específicos del trabajo. Como segunda etapa de desarrollo se reunió información de los métodos de implementación sobre plataforma digital. Se estudiaron las placas que actualmente se encuentran a nuestra disposición determinando, según sus correspondientes hojas de especificaciones, aquella que contenga el hardware necesario para lograr los tiempos de procesamiento adecuados al sistema que se implementará en ella. Se concluyó que la plataforma Xilinx® Virtex-II es de utilidad para el trabajo. Por último se utilizaron herramientas de software para la práctica de hardware in the loop. Particularmente System Generador, como aplicación de MatLab®, provee la lógica necesaria para la implementación física del modelo desarrollado. Se contrastaron los resultados simulados y los obtenidos de la implementación para el análisis de resultados, los cuales fueron expuestos al final de este informe.